This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representation of The original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT.
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.



(11)Publication number:

63-271941

(43)Date of publication of application: 09.11.1988

(51)Int.CI.

H01L 21/322 H01L 21/76

(21)Application number : 62-107397

(71)Applicant: NEC CORP

(22)Date of filing:

28.04.1987

(72)Inventor: KOTANI TOSHIYUKI


(54) PREVENTION OF OCCURRENCE OF CRYSTAL DEFECT


(57)Abstract:

PURPOSE: To prevent the generation of crystal defect by a method wherein polySi is buried in element isolation regions to getter heavy metal contaminants and so on the active region of a device.

CONSTITUTION: An N-type buried and diffused region 4 is formed in a substrate 1 and thereafter, an N-type epitaxial layer 5 is grown in a prescribed film thickness, a thermal oxide film 2 is grown and after insulating regions are patterned, grooves 3 for insulation are formed. Then, polySi is grown to fill the insulating grooves 3, then the unnecessary polySi on the film 2 is removed and the polySi 6 is left only in the grooves 3. Then, if an impurity for insulation, boron, is diffused using the film 2 as a mask to manufacture a transistor, heavy metal contaminants mixed during those processes are gettered to the grain boundary of the polycrystalline polySi 6 for insulation and the

contaminants are eliminated from the active region of a device.





Thereby, the generation of crystal defect in the device active region can be prevented.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

ما د وسرنسان

¹ [Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

より、デバイス活性領域の結晶欠陥発生を防止する。

(実施例)

次に本発明について図面を参照して説明する。 第1図は本発明の一実施例の縦断面図である。 P型Si単結晶基板1に酸化,フォトリソグラフィ ーにて、N型埋込み拡散領域4を形成した後、N 型エピタキシャル層 5 を所定の膜厚成長し、熱酸 化膜2を5000~6000Å成長し、フォトリング ラフィーにて絶縁領域をパターニングした後、異 方性エッチングを用いて絶縁用牌3を形成する (第1図(a))。次に通常の減圧CVD法にて多結 品シリコンを成長し、絶縁博3を埋め、次に兵方 性エッチングにて酸化膜上の不要な多結晶シリコ ンを取り除き、絶縁佛3内にのみ多結晶シリコン 6を残す。次に酸化解2をマスクに絶縁用不純物 ポロンを拡散し、以後通常の NPN Tr製造工程に 当づいてトランジスターを製造すれば、それら工 程にて退入してくる重金異汚染物は、絶縁用多糖 基ポリシリコン6の粒界にゲッタリングされ、デ

結晶シリコンを埋込みその粒界にデバイス活性領域の重金属汚染をグッター効果があり、かつ製造 工程途中の熱処理により消滅せず、IG効果の様 にSi単結晶基板を載しく管理する必要がない。

4. 図面の簡単な説明

第1図(a),(b),第2図(a)~(c)は本発明の案子分離領域へ多結晶シリコンを埋め込むための実施例2例の工程断面図である。

1…… Si単結晶無板、2……エピタキシャル上の酸化膜、3…… 必録は、4…… N型組込み拡散 は、5…… N型エピタキシャル層、6…… 絶縁探 内の多結晶シリコン、7…… Si 単結晶芸板上の酸 化膜、8…… 絶縁領域の酸化膜、9…… エピタキ シャル成長中化多結晶化した絶縁領域多結晶シリ コン。

代理人 弁理士 内 原




パイス活性領域は汚染物がなくなり、デパイス歩 留が向上する。


(実施例2)

第2図は本発明の実施例2の緩断面図である。 P型Si 単結晶基板1 に酸化膜7を形成しフォトリソグラフィによりN型埋込み拡散層4を選択的に形成する(第2図(a))。次にフォトリングラフィにより絶線領域8を選択的に酸化膜7を残すて、第2図(b))。前記基板にエピタキシャル成長を行いが多結晶化し、多結晶シリコン9になり、他の最近にエピタキシャル成長し単結晶シリコン9になり、他のデバイスを領域はエピタキシャル成長し単結晶シリコン9になり、単結晶シリコン9になり、一次を行う。との多結晶化シリコン9にでディスを行う。との多結晶化シリコン9にでディスを行う。との多結晶化シリコン9にボイスがで、デバイス活性領域の汚染物がなくなり、デバイス歩留が向上する。

(発明の効果)

以上説明したように本発明は業子分離領域に多





第1図

